PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-264285

(43) Date of publication of application: 19.09.2003

(51)Int.CI.

H01L 29/78 H01L 21/318 H01L 29/423 H01L 29/49

(21)Application number: 2002-065844

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

11.03.2002

(72)Inventor: SAKAMOTO HIROKI

SAKAMUTU HIRUKI

KAWASAKI YASUHIRO


YONEDA KENJI


(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD


(57)Abstract:


PROBLEM TO BE SOLVED: To provide a semiconductor device which prevents hydrogen from being retained in a gate insulating film, which changes a threshold voltage of a transistor without generating a field mismatch in the gate insulating film and which prevents an on current from being deteriorated, and to provide a method for manufacturing the same.

SOLUTION: The method for manufacturing the semiconductor device comprises the step of forming the gate insulating film on a silicon substrate, the step of forming a gate electrode made of a laminated structure of a polysilicon or a metal film or a silicon film and a metal film on the gate insulating film, and the step of forming an insulating film substantially not containing an Si-H bond on the gate electrode. As the material gas of the silicon nitride film on a polymetal gate, a tetrachlorosilane (SiCl4) which does not contain a hydrogen (H) is used. Thus, the cause of an electron trap is eliminated by reducing the hydrogen (H)









contained in the film, and the diffusion of the hydrogen (H) in the polymetal gate can be prevented.

LEGAL STATUS

[Date of request for examination]

09.11.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

REST AVAILABLE COPY

[Patent number]

3753994

[Date of registration]

22.12.2005

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開2003-264285 (P2003-264285A)

(43)公開日 平成15年9月19日(2003.9.19)

(51) Int.CL'		識別記号	FΙ		テーマコート*(参考)	
H01L	29/78		H01L	21/318	В	4M104
	21/318			29/78	301G	5 F O 5 8
	29/423			29/58	G	5 F 1 4 0
	29/49					

審査簡求 未簡求 簡求項の数13 OL (全 11 頁)


(21)出題番号	特度2002-65844(P2002-65844)	(71)出題人	000005821 松下電器産業株式会社
(00) (IIISET)	75-21-475 0 E 11 E (0000 0 11)		
(22)出題日	平成14年3月11日(2002.3.11)		大阪府門真市大字門真1006番地
		(72) 発明者	坂本 裕樹
•			大阪府門真市大字門真1006番地 松下電器
			産業株式会社内
		(72)発明者	
		(12/757143	
			大阪府門真市大字門真1006番地 松下電器 産業株式会社内
		(7 A) (Dated 1	
		(74)代理人	
			特許業務法人池内・佐藤アンドパートナー
			ズ
			最終頁に続く


(54) 【発明の名称】 半導体装置およびその製造方法

【課題】 ゲート絶縁膜中への水素残留を防止すると共

(57)【要約】

に、ゲート絶縁膜に界面不整合を発生させず、トランジ スタの閾値電圧の変動やオン電流の劣化を防止すること ができる半導体装置およびその製造方法を提供する。 【解決手段】 シリコン基板上にゲート絶縁膜を形成す る工程と、前記ゲート絶縁膜上にポリシリコンあるいは 金属膜もしくはシリコン膜と金属膜の積層構造からなる ゲート電極を形成する工程と、前記ゲート電極上にSi - H結合を実質的に含まない絶縁膜を形成する工程と、 を具備する半導体装置の製造方法とする。また、ポリメ タルゲート上のシリコン窒化膜の原料ガスに、水素 (H)を含まないテトラクロロシラン(SiCl.)を 使用する。そのため、膜中に含まれる水素(H)を低減 させて電子トラップの原因を排除し、ポリメタルゲート への水素(H)拡散を防止することができる。





(2)

【特許請求の範囲】

【請求項1】 シリコン基板と、前記シリコン基板上に 形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成 されたポリシリコンあるいは金属膜もしくはシリコン膜 と金属膜の積層構造からなるゲート電極と、前記ゲート 電極上に形成されたSi-H結合を実質的に含まない絶 **縁膜と、を具備することを特徴とする半導体装置。**

1

【請求項2】 前記絶縁膜が、シリコン窒化膜であると とを特徴とする請求項1に記載の半導体装置。

【請求項3】 シリコン基板上にゲート絶縁膜を形成す る工程と、前記ゲート絶縁膜上にポリシリコンあるいは 金属膜もしくはシリコン膜と金属膜の積層構造からなる ゲート電極を形成する工程と、を具備する半導体装置の 製造方法であって、前記ゲート電極上にSiーH結合を 実質的に含まない絶縁膜を形成する工程を具備すること を特徴とする半導体装置の製造方法。

【請求項4】 前記Si-H結合を実質的に含まない絶 **縁膜が、シ**リコン窒化膜であることを特徴とする請求項 3 に記載の半導体装置の製造方法。

【請求項5】 前記絶縁膜を形成する工程が、Si-H 20 結合を有しない原料ガスを堆積することによって、Si - H結合を実質的に含まない絶縁膜を形成することを特 徴とする請求項3または4に記載の半導体装置の製造方 法。

【請求項6】 前記原料ガスが、テトラクロロシランガ スと、N-H結合を含むガスとの混合ガスであることを 特徴とする請求項5 に記載の半導体装置の製造方法。

【請求項7】 前記N-H結合を含むガスが、アンモニ ア、低級アミン、ヒドラジンおよびこれらの誘導体から なる群から選ばれる少なくとも一種のガスであることを 30 特徴とする請求項6に記載の半導体装置の製造方法。

【請求項8】 シリコン基板上にゲート絶縁膜を形成す る工程と、前記ゲート絶縁膜上にポリシリコンあるいは 金属膜もしくはシリコン膜と金属膜の積層構造からなる ゲート電極を形成する工程と、を具備する半導体装置の 製造方法であって、前記ゲート電極上に原料ガスを堆積 してシリコン窒化膜を形成する工程を具備し、前記原料 ガスは、モノシラン、ジクロロシランおよびトリクロロ シランからなる群から選ばれる少なくとも一種のガス と、アンモニア、低級アミン、ヒドラジンおよびこれら 40 の誘導体からなる群から選ばれる少なくとも一種のガス との混合ガスであり、かつ、前記シリコン窒化膜を75 0℃以上800℃以下の温度で形成することを特徴とす る半導体装置の製造方法。

【請求項9】 前記シリコン窒化膜を形成する工程の後 に、シリコン窒化膜形成温度よりも高い温度でアニール 処理することを特徴とする請求項8に記載の半導体装置 の製造方法。

【請求項10】 シリコン基板上にゲート絶縁膜を形成 する工程と、前記ゲート絶縁膜上にポリシリコンあるい 50 1 Vapor Deposition) 炉により、SiH。雰囲気下で、

は金属膜もしくはシリコン膜と金属膜の積層構造からな るゲート電極を形成する工程と、を具備する半導体装置 の製造方法であって、前記ゲート電極上に原料ガスを堆 **積してシリコン窒化膜を形成する工程を具備し、前記原** 料ガスは、モノシラン、ジクロロシランおよびトリクロ ロシランからなる群から選ばれる少なくとも一種のガス と、アンモニア、低級アミン、ヒドラジンおよびこれら の誘導体からなる群から選ばれる少なくとも一種のガス との混合ガスであり、かつ、前記シリコン窒化膜を形成 した後に、該シリコン窒化膜形成温度よりも高い温度で

アニール処理することを特徴とする半導体装置の製造方 法。

【請求項11】 前記アニール処理温度が、800℃以 上1200°C以下であることを特徴とする請求項9又は 10に記載の半導体装置の製造方法。

【請求項12】 前記アニール処理のガス雰囲気が、不 活性ガスを含む雰囲気であることを特徴とする請求項9 ~11のいずれかに記載の半導体装置の製造方法。

【請求項13】 前記アニール処理が、減圧雰囲気で行 われることを特徴とする請求項9~12のいずれかに記 截の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は、半導体装置およ びその製造方法に関し、特に、素子のゲート絶縁膜が薄 **障化した半導体装置およびその製造方法に関する。** [0002]

【従来の技術】従来、LSI(Large Scale Integrated circuit) においては、チップの集積度を上げるため に、構成する素子であるMOSFET (Metal Oxide Se miconductor Field Effect Transistor) の微細化や、 動作電圧の低電圧化が進められている。一方、素子が高 集積化されるととにより、素子の速度を向上させるため の目的で、ワードラインに使用されるタングステンシリ サイド膜を、さらに低い比抵抗のタングステン膜で代替

するポリメタルゲートが研究されている。

[0003]図9は、STI (Shallow Trench Isolati on) プロセスにより、pチャネルMOS (Metal Oxide Semiconductor)トランジスタ単体を、従来のLP-S i N (Low Pressure Chemical Vapor Deposition Silic on Nitride) 膜を用いたポリメタルゲート形成方法で作 成する工程を、順次に示す断面図である。図9(a)~ 図9 (d)を参照すると、先ず、素子絶縁分離用の浅い 溝 (STI) 形成後、STIの間に挟まれたイオン注入 領域へのリン(P)及び砒素(As)イオン注入によ り、nウェル (n well) の形成を行う。RTP (Rapid Thermal Processor)により、酸化膜または酸窒化膜の ゲート絶縁膜11を形成する。

【0004】次に、LPCVD (Low Pressure Chemica

アモルファスシリコン (Amorphous Si) 膜 1 2 を成長さ せ、次に、ホウ素(B)イオン注入によるゲートドーピ ングを行う。その後、窒化チタン(TiN)膜14、タ ングステン(W)膜15を順次堆積する。そして、タン グステン膜15上に、ゲートキャップ層のLP-SiN 膜16を、SiH、C1、(ジクロロシラン、以下「DC S」と略称することがある)+NH,雰囲気で形成す る。

【0005】この上に、ゲートパターンを形成するため のフォトレジストパターン17を形成し、フォトレジス 10 トパターン17をマスクとして、ポリメタルゲート18 を形成する。その後、LP-SiN膜19でサイドウォ ール20を形成し、サイドウォール20によるLDD (Lightly Doped Drain)、ソース(p+)S及びドレイ ン (p+) D 等を形成する。

[0006]

【発明が解決しようとする課題】しかしながら、上記形 成方法で形成されたポリメタルゲートには、アモルファ スシリコンとゲート絶縁膜の界面近傍迄の間に多量の水 素 (H) が含まれている (図10参照)。 ここで、 横軸 20 は、ゲートキャップLP-SiN膜19の表面からの深 さ:Depth(n m)を示し、縦軸は、水素濃度:Concent ration(a t o m s / c m³)を示す。これは、ポリメ タルゲートキャップ層のLP-SiN膜16は、Si-H結合を含むSiH,Cl,ガス及びN-H結合を含むN H,ガスを用いて形成される為、窒化膜中に未反応のS i-H結合及びN-H結合が残り、多量の水素(H)が 取り込まれることによる。これらの未反応のSi-H結 合、N-H結合は、LP-SiN堆積後のさまざまな熱 H基が、ゲート絶縁膜に拡散していき電子トラップとし て作用し、MOSFETの閾値電圧(Vth)のシフト や、オン電流(Ion)の劣化を引き起こす問題があ る。

【0007】本発明は、前記従来の問題点に鑑みてなさ れたものであり、ゲート絶縁膜中への水素(H)拡散を 防止し、トランジスタの閾値電圧の変動やオン電流の劣 化を防止する半導体装置およびその製造方法を提供する ことを目的とする。

[0008]

【課題を解決するための手段】前記目的を達成するた め、本発明の半導体装置は、シリコン基板と、前記シリ コン基板上に形成されたゲート絶縁膜と、前記ゲート絶 縁膜上に形成されたポリシリコンあるいは金属膜もしく はシリコン膜と金属膜の積層構造からなるゲート電極 と、前記ゲート電極上に形成されたSi-H結合を実質 的に含まない絶縁膜と、を具備することを特徴とする。 【0009】前記半導体装置においては、前記絶縁膜は シリコン窒化膜であることを特徴とする。

【0010】また、本発明の半導体装置の製造方法は、

シリコン基板上にゲート絶縁膜を形成する工程と、前記 ゲート絶縁膜上にポリシリコンあるいは金属膜もしくは シリコン膜と金属膜の積層構造からなるゲート電極を形 成する工程と、を具備する半導体装置の製造方法であっ

い絶縁膜を形成する工程を具備することを特徴とする。 【0011】との半導体装置の製造方法においては、前

て、前記ゲート電極上にSiーH結合を実質的に含まな

記Si-H結合を実質的に含まない絶縁膜はシリコン窒 化膜であることを特徴とする。

【0012】また、前記絶縁膜を形成する工程は、Si - H結合を有しない原料ガスを堆積することによって、 Si-H結合を実質的に含まない絶縁膜を形成すること を特徴とする。

【0013】前記半導体装置の製造方法においては、前 記原料ガスが、テトラクロロシランガスと、N-H結合 を含むガスとの混合ガスであることが好ましく、前記N ーH結合を含むガスは、アンモニア、低級アミン、ヒド ラジンおよびこれらの誘導体からなる群から選ばれる少 なくとも一種のガスであることが好ましい。

【0014】本発明によれば、ポリメタルゲートのキャ ップ膜として、Si-H結合を実質的に含まない絶縁膜 (シリコン窒化膜)が形成された半導体装置が得られ る。また、シリコン窒化膜形成用原料ガスとして、Si - H結合を有しないテトラクロロシラン(SiC1₄.以 下「TCS」と略称することがある)を使用する事によ り、シリコン窒化膜中のSi-H結合がなくなるので、 膜堆積後のさまざまな熱処理により分離する-H基が少 ないシリコン窒化膜が形成される。そのため、-H基が ゲート絶縁膜に拡散していき、電子トラップとして作用 処理により分離して一H基を生成する。そして、この一 30 し、MOSFETの閾値電圧(Vth)のシフトや、オ ン電流(Ion)の劣化を引き起こす事を防止すること ができる。

> 【0015】また、本発明の第2の半導体装置の製造方 法は、シリコン基板上にゲート絶縁膜を形成する工程 と、前記ゲート絶縁膜上にポリシリコンあるいは金属膜 もしくはシリコン膜と金属膜の積層構造からなるゲート 電極を形成する工程と、を具備する半導体装置の製造方 法であって、前記ゲート電極上に原料ガスを堆積してシ リコン窒化膜を形成する工程を具備し、前記原料ガス

40 は、モノシラン、ジクロロシランおよびトリクロロシラ ンからなる群から選ばれる少なくとも一種のガスと、ア ンモニア、低級アミン、ヒドラジンおよびこれらの誘導 体からなる群から選ばれる少なくとも一種のガスとの混 合ガスであり、かつ、前記シリコン窒化膜を750℃以 上800℃以下の温度で形成することを特徴とする。

【0016】との半導体装置の製造方法は、前記シリコ ン窒化膜を形成する工程の後に、シリコン窒化膜形成温 度よりも高い温度でアニール処理することが好ましい。

【0017】また、本発明の第3の半導体装置の製造方 50 法は、シリコン基板上にゲート絶縁膜を形成する工程

Page 3 of 11

(3)

(4)

と、前記ゲート絶縁膜上にポリシリコンあるいは金属膜 もしくはシリコン膜と金属膜の積層構造からなるゲート 電極を形成する工程と、を具備する半導体装置の製造方 法であって、前記ゲート電極上に原料ガスを堆積してシ リコン窒化膜を形成する工程を具備し、前記原料ガス は、モノシラン、ジクロロシランおよびトリクロロシラ ンからなる群から選ばれる少なくとも一種のガスと、ア ンモニア、低級アミン、ヒドラジンおよびこれらの誘導 体からなる群から選ばれる少なくとも一種のガスとの混 合ガスであり、かつ、前記シリコン窒化膜を形成した後 10 に、該シリコン窒化膜形成温度よりも高い温度でアニー ル処理することを特徴とする。

【0018】前記アニール処理温度は、800℃以上1 200℃以下であることが好ましく、また、前記アニー ル処理のガス雰囲気は、不活性ガスを含む雰囲気である ことが好ましく、さらに、前記アニール処理は、滅圧雰 囲気で行われることが好ましい。

【0019】本発明によれば、ポリメタルゲートのキャ ップ膜であるシリコン窒化膜形成用原料ガスとして、ジ クロロシラン (SiH,Cl,) 等を用いたシリコン窒化 20 の場合でも、原料ガス堆積温度よりも高い温度でアニー ル処理を行うととにより、シリコン窒化膜中の未反応S iーH結合が減少する。特に、減圧雰囲気において、窒 素ガスまたはAr等の希ガスでアニール処理を行うこと により、未反応Si-H結合が減少する。これにより、 膜堆積後のさまざまな熱処理により分離する-H基が少し ないシリコン窒化膜が形成される。そのため、-H基が ゲート絶縁膜に拡散していき、電子トラップとして作用 し、MOSFETの閾値電圧(Vth)のシフトや、オ ン電流(Ion)の劣化を引き起こす事を防止すること 30 CH_1)等の低級アミン、ヒドラジン(N_2H_4)および ができる。

[0020]

【発明の実施の形態】以下、本発明の実施の形態につい て図面を参照しながら説明する。

【0021】(実施の形態1)図1は、本発明の第1の 実施の形態に係る半導体装置のゲートキャップ絶縁膜を 形成する工程を、順次に示す断面図である。図1には、 STIプロセスにより、p型シリコン基板に、nチャネ ルMOSトランジスタを単体で作製する場合の例を示し た。なお、STIプロセスの代わりに、LOCOS (Lo 40) cal Oxidationof Silicon)法等により素子絶縁分離領 域を形成してもよい。

【0022】図1を参照しながら説明すると、先ず、素 子絶縁分離用の浅い溝(STI)形成後、STIの間に 挟まれたイオン注入領域へのリン(P)及び砒素(A s)イオン注入により、nウェル(n well)の形成を行 う。RTP (Rapid Thermal Processor) により、酸化 膜または酸窒化膜からなるゲート絶縁膜1を形成する。 【0023】次に、LPCVD炉を用いて、SiH。雰

成長させた後、ホウ素(B)イオン注入によるゲートド ーピングを行う。その後、窒化チタン(TiN)膜4、 タングステン(W) 膜5を順次堆積する。そして、タン グステン膜5上に、ゲートキャップ層のLP-SiN膜 6を、テトラクロロシラン(SiCl,)とアンモニア (NH₁)の混合雰囲気にて、760℃で形成する。 【0024】その後、ゲートパターンを形成するための

フォトレジストパターン7を形成する。フォトレジスト パターン7をマスクとして、ポリメタルゲート8が形成 される。その後、LP-SiN膜9でサイドウォール1 Oを形成し、サイドウォール10によるLDD (Light) y Doped Drain)、ソース(p+) S及びドレイン(p+) D等を形成する。

【0025】なお、上記のLP-SiN膜6を形成する ときの温度は500℃~800℃であり、好ましくは7 00~800℃の範囲にするのが良い。前記温度を70. 0℃以上とすることによりシリコン窒化膜中の水素を低 滅でき、また800℃以下とすることによりゲート電極 の耐熱性を確保できる。

【0026】また、本実施の形態では、膜形成用の原料 ガスとして、テトラクロロシランとアンモニアの混合ガ スを用いたが、かかる原料ガスは実質的にSiーH結合 を有しないものであれば良く、通常、テトラクロロシラ ンガスとN-H結合を含むガスとの混合ガスが用いられ る。このような原料ガスを堆積させることにより、Si - H結合を実質的に含まないシリコン窒化膜が形成され る。

【0027】ととで、前記のN-H結合を含むガスとし ては、例えば、アンモニア、モノメチルアミン(NH、 これらの誘導体(例えば、ジメチルアミン(NH(CH ,),)、ジメチルヒドラジン(CH,NHNHCH,)) 等が挙げられる。

【0028】図2は、本実施の形態の製造方法と従来の 製造方法で形成されたLP-SiN膜6を用いて、シリ コン窒化膜中の水素結合を、フーリエ変換赤外分光計 (FT-IR)で測定した結果を、グラフで示す図であ る。とこで、横軸は波数を示し、縦軸は規格強度を示 す。図2に示すように、シリコン窒化膜6の膜中には、 N-Hの伸縮を表すピーク(3000~3500c m-1)は、原料ガスとしてTCS(SiCl.)を用い た場合(本発明)、及び従来のDCS(SiH,Cl,) を用いた場合のいずれ場合も存在している。しかし、S i - Hの伸縮を表すピーク(2100~2500 c m⁻¹)は、原料ガスとしてDCSを使用した場合にのみ 存在している。これらの原因は、DCS(SiH,C 1,) とTCS (SiCl,) を比較した場合、DCSは 分子構造にSi-Hの結合が存在しているためと推測さ れる。そして、Si-H結合は、N-H結合に比べて結 囲気下でアモルファスシリコン (Amorphous Si) 膜2を 50 合エネルギーが低い為、結合が切れやすく、結合の切れ (5)

た水素がゲート絶縁膜1に拡散していき、関値電圧(V th)のシフトの抑制、オン電流(Ion)の劣化を引 き起こすものと考えられる。

7

【0029】図3は、本実施の形態の製造方法と従来の 製造方法で形成された、図1に示すポリメタルゲート構 造のLP-SiN膜6における、膜中の水素分布をグラ フで示す図である。ととで、横軸は、ゲートキャップし P-Si N膜6表面からの深さ: Depth (nm) を示 し、縦軸は、水素濃度:Concentration(a toms/ c m³) を示す。なお、水素濃度:Concentration(a t oms/cm³)は、二次イオン質量分析(SIMS) により測定した値である。

【0030】図3に示すように、原料ガスとしてTCS を使用した本発明例の場合は、ゲート絶縁膜1とポリメ タルゲート電極8との界面近傍迄の間の水素(H)の含 有量が、DCSを使用した従来法の場合に比べて低減さ れている。図3の結果から、Si-H結合の結合が切れ た水素が、ゲート絶縁膜1に拡散していることが確認で きる。

【0031】次に、図4は、本実施の形態の製造方法 (原料ガス:TCS、膜形成温度:760℃)と従来の 製造方法(原料ガス:DCS、膜形成温度:700℃) で製造された半導体装置の閾値電圧(Vth)のシフト を、グラフで示す図である。ことで、横軸は原料ガス種 を示し、縦軸はVthのシフト量を示す。図4から、本 発明のシリコン窒化膜を使用することにより、閾値電圧 (Vth)のシフトを抑制できることがわかる。

【0032】とのように、本発明の製造方法を用いてポ リメタルゲート8上の絶縁膜となるシリコン窒化膜(S 膜で顕著に見られる閾値電圧(Vth)のシフトを抑制 することができる。これは、水素(H)を含まないガ ス、即ち、テトラクロロシラン(SiCl、)を用いる ことによって、膜中に含まれる水素(H)を低減させ、 電子トラップの原因を排除することができるためであ る。また、通常、半導体製造工程で発生する未結合手に は水素(H)が結合するが、水素(H)の代わりに塩素 等のハロゲン(Cl)でターミネート(終端)させると とができるためである。

コン窒化膜6は、原料ガス種をテトラクロロシラン(S i C 1.)に変えることにより形成されるものであり、 これによりゲート絶縁膜中への水素(H)拡散を有効に 防止することができる。

【0034】(実施の形態2)図5は、本発明の第2の 実施の形態に係る半導体装置のゲートキャップ絶縁膜を 形成する工程を、順次に示す説明図である。図5には、 STIプロセスにより、p型シリコン基板に、nチャネ ルMOSトランジスタを単体で作製する場合の例を示し た。なお、STIプロセスの代わりに、LOCOS法等 50 ことができる。アニール温度は、ゲート電極の耐熱性を

により素子絶縁分離領域を形成してもよい。

【0035】図5を参照しながら説明すると、先ず、素 子絶縁分離用の浅い溝(STI)形成後、STIの間に 挟まれたイオン注入領域へのリン(P)及び砒素(A s) イオン注入により、nウェル(n well)の形成を行 う。RTP (Rapid Thermal Processor) により、酸化 膜または酸窒化膜からなるゲート絶縁膜1を形成する。 【0036】次に、LPCVD炉を用いて、SiH.雰 囲気下でアモルファスシリコン(Amorphous Si)膜2を 成長させた後、ホウ素(B)イオン注入によるゲートド ーピングを行う。その後、窒化チタン(TiN)膜4、 タングステン(W)膜5を順次堆積する。そして、タン グステン膜5上にゲートキャップ層のLP-SiN膜3 1を、ジクロロシラン(SiH,Cl,)とアンモニア (NH,)の混合雰囲気にて、700℃(従来法)もし くは760℃で形成する。

【0037】その後、シリコン窒化膜31を、窒素雰囲 気下、圧力10'~10'Pa、温度800℃で、60分 間アニール処理する。

20 【0038】その後、ゲートパターンを形成するための フォトレジストパターン7を形成する。フォトレジスト パターン7をマスクとして、ポリメタルゲート8が形成 される。その後、LP-SiN膜gでサイドウォール1 ○を形成し、サイドウォール10によるLDD(Light) y Doped Drain)、ソース(p+) S及びドレイン(p+) D等を形成する。

【0039】なお、上記のLP-SiN膜31を形成す る際の温度は、500~800℃、好ましくは700~ 800℃、さらに好ましくは750℃~800℃の範囲 i,N.)6を形成することにより、通常のシリコン窒化 30 にするのが良い。前記温度を700℃以上とすることに - よりシリコン窒化膜中の残留水素を低減でき、また80 0℃以下とすることによりゲート電極の耐熱性を確保で きる。

> 【0040】また、本実施の形態では、膜形成用の原料 ガスとして、ジクロロシランとアンモニアの混合ガスを 用いたが、ジクロロシランの代わりに、例えば、モノシ ラン、トリクロロシラン等を用いても良い。通常、これ らのシラン系ガスとN-H結合を含むガスとの混合ガス が用いられる。

【0033】以上説明したように、本発明にかかるシリ 40 【0041】ここで、前記のN-H結合を含むガスとし ては、例えば、アンモニア、モノメチルアミン(NH。 CH,) 等の低級アミン、ヒドラジン(N,H,) および これらの誘導体(例えば、ジメチルアミン(NH(CH ,),)、ジメチルヒドラジン(CH,NHNHCH,)) 等が挙げられる。

> 【0042】また、上記のアニール処理は、シリコン窒 化膜形成温度より高い温度、望ましくは800℃以上の 温度で行うのが良い。アニール温度を800℃以上とす ることにより、シリコン窒化膜中の残留水素を脱離する

考慮して1200℃以下とするのが良い。アニール時間 は、通常5~120分間、好ましくは30~60分間と するのが良い。アニール処理は、シリコン窒化膜の膜質 の観点より、不活性ガス雰囲気にて行うのが良く、不活 性ガスとしては、例えば、窒素ガス等の低反応性ガスや Ar等の希ガス等が挙げられる。アニール処理は、常圧 もしくは減圧雰囲気下で行うことができるが、未反応S i-H結合を減少させるためには、減圧雰囲気下で行う のが良い。

【0043】次に、図6は、本実施の形態の製造方法と 従来の製造方法で形成されたLP-SiN膜31を用い て、シリコン窒化膜中の水素結合を、FT-IRで測定 した結果を、グラフで示す図である。ことで、横軸は波 数を示し、縦軸は規格強度を示す。なお、図6(a) は、DCSを用いてシリコン窒化膜を700℃で形成し た後、窒素雰囲気下800℃で60分間アニール処理を 行った場合(本発明)と、アニール処理を行っていない 場合(従来)を比較した図である。図6(b)は、DC Sを用いてシリコン窒化膜を760℃で形成した場合 (本発明)と、同様に700℃で形成した場合(従来) を比較した図であり、いずれもアニール処理は行ってい ない。

【0044】図6(a)および(b) に示すように、N - Hの伸縮を表すピーク(3000~3500cm-1) 及び、Si-Hの伸縮を表すピーク(2100~250 0 c m⁻¹) は、シリコン窒化膜を形成した後、成膜温度 よりも高い温度でアニールを行うことにより、アニール を行わない場合(従来)に比べて、低減されていること 、がわかる。

伸縮を表すピーク(3000~3500cm⁻¹)及び、 Si-Hの伸縮を表すピーク(2100~2500cm. -1)は、図6(a)に示すピークと比べて大きい。これ らの結果より、N-H結合およびSi-H結合は、シリ コン窒化膜形成温度を髙温にすることにより低減される ことがわかる。これは、シリコン窒化膜形成温度を、従 来の700℃から760℃へと高温化したこと、及び、 膜形成温度よりも高い温度(800℃)でアニールを行 うことにより、シリコン窒化膜膜中に残留しているSi - H結合及びN-H結合が切れ、結合の切れた水素がシ 40 リコン窒化膜外に拡散した為であると考えられる。

【0046】次に、図7は、本実施の形態の製造方法と 従来の製造方法で形成された、図5に示すポリメタルゲ ート構造のLP-SiN膜31における、膜中の水素分 布を示す図である。ここで、横軸は、ゲートキャップ絶 縁膜31表面からの深さ:Depth(nm)を示し、縦軸 は、水素濃度: Concentration (atoms/cm³)を 示す。なお、水素濃度: Concentration (a toms/ cm³)は、SIMS分析装置で測定した値である。

コン窒化膜を700℃で形成した後、窒素雰囲気下80 0℃でアニール処理を行った場合(本発明)と、アニー ル処理を行っていない場合(従来)を比較した図であ る。図7(b)は、DCSを用いてシリコン窒化膜を7 60℃で形成した場合(本発明)と、同様に700℃で 形成した場合(従来)を比較した図であり、いずれもア ニール処理は行っていない。

10

【0048】図7(a)および(b)に示すように、シ リコン窒化膜成膜温度よりも高い温度(800℃)でア ニールを行うことにより、アニールを行わない従来の製 造方法に比べて、ゲート絶縁膜1とポリメタルゲート電 極8との界面近傍迄の間の水素(H)の含有量が低減さ れていることがわかる。

【0049】また、図7(b)に示すように、シリコン 窒化膜形成温度を、従来の700℃から760℃へと高 温化したことにより、ゲート絶縁膜1とポリメタルゲー ト電極8との界面近傍迄の間水素(H)の含有量が低減 されている。

【0050】次に、図8は、本実施の形態の製造方法 (膜形成温度:700℃、アニール処理:800℃で6 0分)と、比較方法(膜形成温度:700℃、アニール 処理なしとアニール処理あり(700℃で60分))で 製造された半導体装置の閾値電圧(Vth)のシフト を、グラフで示す図である。ここで、横軸は原料ガス種 を示し、縦軸はVthのシフト量を示す。図8から、8 00℃でアニールしたシリコン窒化膜を使用することに より、閾値電圧(Vth)のシフトを抑制できることが わかる。

【0051】とのように、本発明の製造方法を用いてポ 【0045】また、図6(b)に示すように、N-Hの 30 リメタルゲート8上の絶縁膜となるシリコン窒化膜(S i,N₄)31を形成することにより、通常のシリコン窒 化膜で顕著に見られる関値電圧(Vth)のシフトを抑 制することができる。これは、従来の製造方法に比べ て、シリコン窒化膜形成温度を高くし、望ましくは成膜 温度よりも高い温度でアニールを行うことにより、膜中 に含まれる水素(H)を低減させ、電子トラップの原因 を排除することができるためである。

[0052]

【発明の効果】以上説明したとおり、本発明によれば、 S-H結合を実質的に含まないゲートキャップ絶縁膜を 具備する半導体装置が形成される。あるいは、ゲートキ ャップ絶縁膜として、S-H結合及びN-H結合の少な いシリコン窒化膜を具備する半導体装置が形成される。 そのため、ポリメタルゲート電極及びゲート絶縁膜中へ の水素拡散が抑制され、トランジスタの閾値電圧の変動 やオン電流の劣化を防止することができる。

【図面の簡単な説明】

【図1】実施の形態1に係る半導体装置の製造方法を示 す工程断面図である。

【0047】なお、図7(a)は、DCSを用いてシリ 50 【図2】実施の形態1に係る製造方法と従来の製造方法

12

11

で形成された窒化膜における、膜中の水素結合を示すグラフである。

【図3】本実施の形態1に係る製造方法と従来の製造方法で形成された、ポリメタルゲート構造の窒化膜中の水素の分布を示すグラフである。

【図4】実施の形態1に係る製造方法と従来の製造方法で製造された半導体装置の関値電圧(Vth)のシフトを示すグラフである。

【図5】実施の形態2 に係る半導体装置の製造方法を示す工程断面図である。

[図6]実施の形態2に係る製造方法と従来の製造方法 で形成された窒化膜における、膜中の水素結合を示すグ ラフである。

【図7】実施の形態2に係る製造方法と従来の製造方法 で形成された、ポリメタルゲート構造の窒化膜中の水素 の分布を示すグラフである。

【図8】実施の形態2に係る製造方法と従来の製造方法で製造された半導体装置の閾値電圧(Vth)のシフト*

* を示すグラフである。

【図9】従来のポリメタルゲート形成方法に係る半導体 装置の製造方法を示す工程断面図である。

【図10】従来の製造方法で形成された、ポリメタルゲート構造の窒化膜中の水素の分布を示すグラフである。 【符号の説明】

1、11 ゲート絶縁膜

2、12 アモルファスシリコン膜

4、14 窒化チタン膜

10 5、15 タングステン膜

6、9、16、19、31 LP-SiN膜

7、17 フォトレジストパターン

8、18 ポリメタルゲート


10、20 サイドウォール


41、141 基板


51、151 nウエル


61、161 素子絶縁分離用の浅い溝(STI)

【図1】











[図8]




【図10】




(8)

特開2003-264285

【図2】




[図3]




(9)


特開2003-264285


【図4】




【図5】











(10)

特開2003-264285



【図9】



フロントページの続き

(72)発明者 米田 健司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (11)

特開2003-264285

下ターム(参考) 4M104 BB01 BB40 CC05 DD43 DD63 DD91 EE03 EE05 EE09 EE14 EE16 EE17 FF18 GG09 HH20 SF058 BC08 BF04 BF24 BF30 SF140 AA01 AA06 AA39 BA01 BD05 BD09 BE07 BE08 BE19 BF04 BF20 BF21 BF27 BF34 BG14 BG22 BG32 BG41 BH15 CB01

CB04 CB08

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.